久久午夜影院,91精品国产调教在线观看,日韩午夜免费,伊人久久大香线蕉av不卡

 

幾乎每個RF和微波系統都需要頻率合成器。頻率合成器產生本振信號以驅動混頻器、調制器、解調器及其他許多RF和微波器件。頻率合成器常被視為系統的心跳，創建方法之一是使用鎖相環(PLL)頻率合成器。

 

分立解決方案有多個優點：

 

 

分立解決方案在頻率合成器行業長期處于優勢地位，但它也有缺點。一個主要問題是：為了容納兩個芯片及其所有支持元件，分立解決方案需要大量板空間。這導致終端產品尺寸較大且成本較高。

 

分立解決方案的另一個主要問題是傳統VCO的輸出頻率范圍較窄。典型VCO帶寬為50 MHz至500 MHz；雖然可以達到2 GHz左右，但這需要基于運算放大器的有源濾波器。對任何希望實現更寬頻率范圍的人來說，這都是一個重大挑戰。為了創建頻率范圍更寬的合成器，需要多個PLL、VCO、支持元件、濾波、開關和電源！這會使設計的板空間和成本呈指數式增加。分立解決方案不僅會影響板設計，而且涉及大量額外工作，包括為每種器件進行質量評定、開發軟件及庫存管理。

 

大約10年前，基于PLL的頻率合成器行業有了一次突破。第一代集成式PLL和VCO(PLL/VCO)開始出現在市場上。這一重大發展意味著電路板可以更小，成本可以更低，額外工作可以大幅減少。集成解決方案還意味著VCO架構可以改變，利用一個器件便能實現寬帶頻率合成器。我們將探討VCO架構，以及向集成VCO的轉變如何開啟高性能頻率合成器的大門。

 

傳統VCO是很簡單的器件——電壓施加于VCO的調諧引腳，隨即輸出某一頻率；電壓提高，輸出頻率也提高；電壓降低，輸出頻率也降低。圖1所示為GaAs MMIC VCO的調諧電壓與輸出頻率的關系示例——13 V調諧范圍需要有源濾波器或帶高壓電荷泵的PLL。

 

圖1. 傳統VCO——調諧電壓與輸出頻率的關系

 

集成PLL/VCO解決方案采用的VCO架構雖然是基于傳統架構，但有很大的不同。集成PLL/VCO將多個傳統VCO集成在一起，產生一個帶寬非常寬的VCO。各個VCO——通過接入和斷開電容而創建——稱為頻段。PLL和VCO集成在一個芯片上，因而可實現多頻段架構。每次用戶希望鎖定一個新頻率時，器件就會啟動VCO校準過程，芯片快速遍歷VCO頻段，選擇一個最適合所需輸出頻率的頻段。一旦選定VCO頻段，PLL就會鎖定環路，使輸出保持在所需頻率。

 

第一代PLL/VCO芯片就有超過4 GHz的帶寬！相比之下，分立解決方案只有100 MHz到300 MHz帶寬——而且4 GHz頻率范圍是由一個微小芯片實現的，而不是之前需要的多個PLL、VCO、濾波器和開關。圖2所示為一個多頻段PLL/VCO的調諧電壓與輸出頻率的關系。本例中，基頻VCO輸出范圍規定為2200 MHz至4400 MHz。VCO輸出之后有一組分頻器，不過其仍在芯片內部，可將信號分頻至最低35 MHz；超過4 GHz帶寬就是這樣得到的——全部來自單個5 mm × 5 mm封裝。

 

圖2. 多頻段VCO——調諧電壓與輸出頻率的關系

 

雖然這一突破性技術大大提高了頻率范圍，減少了板空間、成本和額外工作，但它仍有缺點，使得集成解決方案不能完全取代分立解決方案。許多應用的最重要性能規格(除了頻率范圍)是相位噪聲。

 

相位噪聲為何如此重要？想象一個信號通過晴朗空氣傳輸的系統。假設在發射天線處發射信號的信噪比為50 dB。這意味著，接收機要接收的信號比發射信號任一側的噪聲(即鄰近的更高和更低頻率)要強50 dB。假定此信號可以傳輸10英里，這之后的信號功率將衰變為噪聲，傳輸將丟失。現在，假設頻率合成器的相位噪聲改善了3 dB。這意味著發射信號的信噪比為53 dB。因此，發射信號功率是先前10英里距離信號的兩倍，它在衰變為噪聲之前能夠傳輸得更遠。更遠的傳輸距離意味著所需的中繼器/發射器會更少，成本得以降低。

 

除了這個通信例子以外，還有來自電子測試與測量領域對相位噪聲性能的推動。無論通信行業需要什么樣的相位噪聲性能，電子測試與測量儀器需要的相位噪聲性能只會更高，只有這樣才能測量通信協議。

 

雖然許多解決方案能從分立式轉移到集成式——節省數以百萬計美元的工藝成本——但第一代PLL/VCO的相位噪聲性能還不夠好，不適合許多要求低相位噪聲的應用。除相位噪聲性能外，與很多需要分立PLL和VCO的應用相比，頻率范圍也相當低。

 

頻率范圍問題可通過倍頻器和乘法器解決，但這些是高功耗器件，而且會增加解決方案的成本和板空間。

 

幸運的是，在推出這些集成解決方案的同時，業界便已著手開發新的IC工藝以獲得人們強烈期盼的相位噪聲和頻率范圍改善。

 

此時的舞臺已為第二代集成PLL/VCO的亮相做好準備。第二代產品的要求如下：

 

 

2014年晚些時候，第二代集成PLL/VCO正式登場。市場上開始出現超過10 GHz輸出頻率范圍的產品，其相位噪聲堪比分立VCO，采用5 mm × 5 mm封裝，價格低于類似的分立PLL和VCO解決方案(但其頻率范圍要窄得多)。

 

例如，ADI公司的ADF4355系列實現了第二代的所有要求：

 

 

現在，用戶不僅可享有分立解決方案的相位噪聲性能好處，還能獲得集成解決方案的所有其他好處。更有利的是，PLL技術在這些年中也得到了發展，因此，第二代PLL/VCO器件的PLL性能也有很多改善。

 

對于第一代PLL/VCO，PLL模塊的最大鑒頻鑒相器(PFD)頻率在32 MHz左右，小數N分頻器的分辨率在12位左右。這種組合意味著典型通道分辨率在數十kHz。第二代PLL/VCO的最大PFD頻率大于100 MHz，小數N分頻器的分辨率為25位，甚至高達49位。這主要有兩個好處——PFD頻率越高，PLL相位噪聲就越低(PFD頻率每提高一倍，N分頻器便可減半，N分頻器噪聲分布相應地降低3 dB)；25位甚至更高的分辨率支持精密頻率生成和亞Hz頻率步進(頻率分辨率)。

 

 

集成PLL/VCO有一個重要方面需要討論。上文指出了分立解決方案的一個優點，那就是兩個芯片之間的物理隔離降低了PLL與VCO之間的交叉耦合，從而降低了干擾雜散信號的功率。當集成PLL和VCO時，雜散性能不可避免會下降。市場上的某些器件設法將此性能下降保持在非常低的水平，使PLL/VCO具有令人吃驚的良好雜散性能—— HMC830就是一例。其他PLL/VCO器件需要采取一些額外措施來改善雜散水平，以便支持某些高性能產品。

 

 

一種技術是利用頻率規劃算法改變PLL的PFD頻率。這樣可以將PFD模塊引起的雜散信號轉移到不會造成較大影響的區域，從而在事實上消除雜散。相關詳細信息請參閱“分析、優化和消除集成VCO的鎖相環在高達13.6 GHz處的整數邊界雜散”一文。

 

 

如上所述，PLL和VCO電路緊密靠近可能引起不需要的耦合。為解決這一問題，可使用雙芯片解決方案將PLL和VCO電路從物理上隔離開來。這樣既能獲得分立解決方案的低雜散信號優勢，又能享有集成解決方案的寬輸出頻率優勢。

 

ADI公司分立小數N分頻PLL產品系列中的HMC704非常適合這一任務。在這種解決方案中，VCO輸出信號之一(ADF4355系列全部都有兩路輸出)饋送到HMC704(對此信號使用可選的10 dB衰減器可進一步降低雜散水平)。ADF4355 PLL最初用于完成VCO校準并鎖定所需頻率。然后可關閉ADF4355 PLL部分，即讓電荷泵處于三態并使計數器保持復位狀態，從而消除PLL中的所有雜散，而HMC704將使環路保持鎖定。這樣做有多方面好處：

 

 

為使環路閉合，HMC704電荷泵輸出連接到一個環路濾波器。環路濾波器輸出必須連接到ADF4355 VTUNE引腳。當環路鎖定時，HMC704僅用作PLL，ADF5355僅用作VCO。要完全消除ADF4355 PLL中的雜散，當ADF4355 PLL不使用時，必須將ADF4355參考輸入引腳接地。幸運的是，這在HMC704中很容易做到。HMC704有一個通用輸出(GPO)引腳——此引腳可直接連到ADF4355參考輸入引腳。當ADF4355需要參考信號時(用于VCO校準)，HMC704可將其參考信號路由到GPO引腳；當沒必要將ADF4355參考輸入引腳接地時，可設置HMC704通過GPO引腳輸出GND。圖3顯示的便是這種電路。

 

圖3.利用外部HMC704 PLL鎖定ADF4355以改善雜散性能

 

ADI公司推出了四款具有第二代PLL/VCO性能的重要器件——ADF4355系列。該系列有四款器件：其中三款非常相似，僅頻率范圍不同；第四款是低功耗版本。

 

 

本文轉載自亞德諾半導體。