【導(dǎo)讀】本文提出了一種利用數(shù)字控制、電壓可調(diào)的開關(guān)電源設(shè)計方案，實現(xiàn)電壓步進(jìn)調(diào)整，并具有寬電壓輸入、穩(wěn)壓輸出功能。
設(shè)計方案
方案系統(tǒng)設(shè)計框圖如圖1所示，輸入為220 V，50 Hz交流電壓，經(jīng)電壓變換，整流濾波后得到18 V的直流電壓，送入Boost電路，經(jīng)濾波輸出直流。CPLD與單片機(jī)組成的數(shù)字控制模塊輸出脈寬調(diào)制信號(PWM)，由按鍵控制改變PWM占空比，從而控制Boost電路的輸出電壓。該輸出電壓可在30~36 V范圍內(nèi)步進(jìn)調(diào)節(jié)，實現(xiàn)多路電壓輸出。最大輸出電流高達(dá)2 A。
輸出電壓經(jīng)MAXl97 A/D采樣，送至控制模塊，通過PID算法計算調(diào)整下一次傳送的控制信號，形成反饋回路，實現(xiàn)寬電壓輸入，穩(wěn)壓輸出的功能。
圖1：系統(tǒng)設(shè)計框圖
硬件電路設(shè)計
硬件電路圖
系統(tǒng)硬件電路如圖2所示。交流電壓經(jīng)變壓器轉(zhuǎn)換，其幅值按一定比例降低。降低的交流電壓經(jīng)扁橋式整流電路整流為18 V直流，經(jīng)2 200μF電容濾波后進(jìn)入主轉(zhuǎn)換電路與Boost電路。
圖2：硬件電路圖
在Boost轉(zhuǎn)換電路中，增加MOSFET和二極管緩沖吸收電路，減小過壓或過流引起的損耗。由于電源功率較小，則采用RC吸收電路。當(dāng)過流、過壓產(chǎn)生時，電流通過電阻以熱能的形式將能量散發(fā)出去，降低對MOSFET的影響，減小其損耗，延長使用壽命。根據(jù)多次試驗，保護(hù)吸收電路的電阻應(yīng)取kΩ級，電容取nF級。直流信號再經(jīng)低通濾波器濾除紋波，驅(qū)動負(fù)載。
主要功能電路原理
硬件電路部分的主要電路是Boost電路，它由功率開關(guān)管VT、儲能電感L、續(xù)流二極管VD和濾波電容C組成。開關(guān)管按一定頻率工作，轉(zhuǎn)換周期為T，導(dǎo)通時間為Ton，截止時間為Toff，占空比D=Ton/T。其工作原理為：當(dāng)VT導(dǎo)通時，電感L儲能，VD反偏截止，負(fù)載由電容C提供電能；VT截止時，L兩端電壓極性相反，VD正偏，同時為負(fù)載和濾波電容C提供能量。
由儲能電感L導(dǎo)通和截止期間，電流變化量相等可得，輸出電壓U0和輸入電壓U1之間關(guān)系為：
U0/Ui=1/(1一D) (1)
器件選取
根據(jù)理論計算，功率開關(guān)采用晶體管即可滿足要求，故系統(tǒng)采用IRF540型MOS管，其VDS=100 V，IDS=17 A。采用MOS管專用驅(qū)動器件IR2110完成驅(qū)動功能。IR2110是一款高低電平驅(qū)動器件，其邏輯輸入電壓只需3．3 V，輸出電壓最大可達(dá)20 V，驅(qū)動電流最大可達(dá)到2 A。其延遲時間為10ns，上升沿和下降沿時間分別為120 ns和94 11s。由于IR2110可同時驅(qū)動雙MOS管，因而系統(tǒng)只涉及一個MOS管，故只使用一路驅(qū)動即可。
由于普通二極管的反向恢復(fù)時間過長，而肖特基整流管無電荷儲存問題，可改善開關(guān)特性。其反向恢復(fù)時間縮短到10 11s以內(nèi)。但其反向耐壓值較低，一般不超過100 V。因此肖特基二極管適用于低壓、大電流狀態(tài)下工作，并可利用其低壓降提高低壓、大電流整流(或續(xù)流)電路的效率。
重要參數(shù)的計算
濾波電容的選取，可根據(jù)
當(dāng)開關(guān)管工作頻率取F=40 kHz時，設(shè)紋波電壓約為30～50 mV，則計算得到C數(shù)量級為1 000μF。實際調(diào)試后取電容為2 200μF。
儲能電感的選取，可根據(jù)：
設(shè)計過程中，設(shè)置紋波電流△iL=O．4 A，計算得到L數(shù)量級為l mH，實際調(diào)試后取電感為0．79 mH。
軟件設(shè)計
選擇CPLD和51系列單片機(jī)組合設(shè)定數(shù)字控制和輸出電壓步進(jìn)。用單片機(jī)控制整個系統(tǒng)。軟件設(shè)計除設(shè)定初始電壓值，還包含PID算法程序，以及調(diào)整PWM占空比。可編程邏輯器件CPLD可直接生成PWM波控制開關(guān)管驅(qū)動器。
PWM波產(chǎn)生
PWM波的產(chǎn)生采用Verilog HDL硬件描述語言在CPLD中實現(xiàn)。信號頻率設(shè)定為40 kHz，采用DDS方式步進(jìn)頻率可精確至1 Hz。使用QuartusⅡ自帶的工具生成PLL器件，將外界晶體振蕩器輸入的頻率倍頻至100 MHz。由DDS公式，可得：
式中：k為累加系數(shù)；Fin為輸入頻率；n為計數(shù)器位數(shù)。
當(dāng)鍵盤鍵入所需電壓U0，單片機(jī)內(nèi)轉(zhuǎn)化為占空比DY=1一(Ui／U0)。累加器開始累加時輸出高電平，當(dāng)DY達(dá)到計數(shù)值時變?yōu)榈碗娖剑罱K可得精確頻率下占空比可調(diào)的PWM控制信號。
PI控制算法
為通過反饋調(diào)節(jié)控制信號實現(xiàn)穩(wěn)壓，系統(tǒng)軟件設(shè)計中加入了PID控制算法，即單片機(jī)中將給定電壓值與采樣反饋電壓值比較，利用偏差的比例、積分、微分線性組合調(diào)整PWM信號的占空比，進(jìn)而達(dá)到穩(wěn)壓。常用的PID算法形式為：
式中：KP、Ki、Kd分別為比例系數(shù)、積分系數(shù)、微分系數(shù)；e(k)為偏差；u(k)為所需控制信號的調(diào)整值。
該系統(tǒng)設(shè)計選擇PI算法(PID算法的一種簡單形式)，即令Kd為零，只考慮比例系數(shù)和積分系數(shù)。因此，系統(tǒng)穩(wěn)壓控制的優(yōu)劣取決于參數(shù)Kp、Ki。Kp 越大，系統(tǒng)反應(yīng)越靈敏，但Kp偏大會導(dǎo)致輸出振蕩大，調(diào)節(jié)時間延長，所以應(yīng)謹(jǐn)慎選擇。積分系數(shù)的運用可以消除系統(tǒng)的穩(wěn)態(tài)誤差，提高系統(tǒng)的控制精度。PI算法流程如圖3所示。圖3中引入了積分分離式算法，減少積分校正對控制系統(tǒng)動態(tài)性能的影響。即在控制開始階段或電壓值大幅度變化時，取消積分校正；而當(dāng)實際電壓值與設(shè)定值的誤差小于一定值時，恢復(fù)積分校正作用。積分分離式算法既保持積分作用，又減小超調(diào)量，改善控制系統(tǒng)的性能。經(jīng)實驗確定，可實現(xiàn)穩(wěn)壓功能。
圖3：PI算法的流程圖
仿真驗證
Simulink是MATLAB提供的實現(xiàn)動態(tài)系統(tǒng)建模仿真的一個軟件包。采用powersystem庫模型，將系統(tǒng)設(shè)計的仿真電路連接如圖4所示。脈沖產(chǎn)生器產(chǎn)生固定頻率和占空比方波，控制MOS開關(guān)管。電流和電壓測量器將模擬的電流和電壓量化送至示波器。仿真中器件參數(shù)根據(jù)實際設(shè)計選取：輸入電壓為 18 V，開關(guān)管的控制脈沖(PWM波)頻率為40 kHz，占空比60％，電容取2 200μF，電感為1 mH，電阻為18 Ω。得到的電流電壓波形圖如5所示。通過仿真可看出，在不考慮損耗時電壓可以升36 V以上，電流也可以達(dá)到2．4A；在實際電路中因存在損耗，通過調(diào)整占空比達(dá)到了輸出電壓30～36 V步進(jìn)調(diào)整．最大輸出電流2 A。
圖4：仿真電路圖
圖5：電流電壓波形圖
利用Boost電路實現(xiàn)了系統(tǒng)設(shè)計的升壓轉(zhuǎn)換，采用CPLD和單片機(jī)完成數(shù)字控制，軟件編程得到PWM信號，通過調(diào)整占空比實現(xiàn)輸出電壓數(shù)字調(diào)節(jié)。而運用PI算法則是本系統(tǒng)設(shè)計的亮點，完美實現(xiàn)了寬輸入，穩(wěn)壓輸出。
