久久午夜影院,91精品国产调教在线观看,日韩午夜免费,伊人久久大香线蕉av不卡

中心議題：

• 一種低溫漂的CMOS帶隙基準電壓源的研究
• 了解帶隙基準電路的基本原理

解決方案：

• 采用一階溫度補償技術的CMOS帶隙基準電壓源

 
近年來，由于集成電路的飛速發展，基準電壓源在模擬集成電路、數?；旌想娐芬约跋到y集成芯片(SOC)中都有著非常廣泛的應用，對高新模擬電子技術的應用和發展也起著至關重要的作用，其精度和穩定性會直接影響整個系統的性能。因此，設計一個好的基準源具有十分現實的意義。

1 帶隙基準電路的基本原理

帶隙基準電壓源的目的是產生一個對溫度變化保持恒定的量，由于雙極型晶體管的基極電壓VBE，其溫度系數在室溫(300 K)時大約為-2．2 mV／K，而2個具有不同電流密度的雙極型晶體管的基極-發射極電壓差VT，在室溫時的溫度系數為+0．086 mV／K，由于VT與VBE的電壓溫度系數相反，將其乘以合適的系數后，再與前者進行加權，從而在一定范圍內抵消VBE的溫度漂移特性，得到近似零溫度漂移的輸出電壓VREF，這是帶隙電壓源的基本設計思想。

1．1 帶隙基準電壓源核心電路

本文提出的電路核心結構如圖1所示，在電路中雙極晶體管構成了電路的核心，實現了VBE與VT的線性疊加，獲得近似為零溫度系數的輸出電壓。圖1中雙極型晶體管Q1和Q2的發射區面積相同，Q3和Q4的發射區面積相同，考慮設計需求，取Q1和Q2的發射區面積為Q3和Q4的發射區面積的8倍。 假設雙極晶體管基極電流為零，運放的增益足夠大，則a點和b點的電壓相等，即： [page]
在實際電路中，經過計算可知當取R3／R1=2．3066時，可以得到室溫下的近似零溫度系數的輸出參考電壓。

1．2 帶隙基準電壓源總體電路

帶隙基準電壓源總體電路總共由4部分組成：A部分是啟動電路，B部分提供偏置電壓，C部分是運算放大器，D部分是帶隙電壓源的核心部分。其中核心部分是由雙極晶體管構成，實現了VBE和VT的線性疊加，獲得近似零溫度系數的輸出電壓。總體電路如圖2所示。 1．3 運放的失調對基準源的影響

基準源中運放的設計是非常重要的，運放的失調是基準源的一個主要誤差源。由于不對稱性，運放會受到輸入失調的影響。假設失調電壓為Vos，經計算得到含失調電壓的輸出公式為： 可見，Vos的大小可能導致相當大的基準源輸出電壓誤差。此外，Vos自身是溫度的函數，和理想運算放大器相比，會引入一定的誤差，而由運算放大器電源抑制比PSRR引入的誤差可以折合成失調輸入電壓Vos也將和電源有關。這樣，為了減小失調對基準電壓的影響，運放的失調就要盡可能地小。然而，引起失調的原因有許多，如晶體管之間的不匹配、運放輸入級管子閾值電壓的不匹配、運放的有限增益等等。因此，實際上，Vos是很難完全消除的，但通過提高運放的增益和細致地設計版圖可以減小它對基準電壓的影響，提高基準電壓源的精度。

1．4 電源抑制比

電源抑制比(PSRR)是電路對電源電壓頻率變化的抑制能力，是從運放的輸入到輸出的開環增益與從電源到運放輸出的增益之比，用KPSR表示。對帶隙基準而言，由于輸出電壓和Vdd無關，所以Vdd的變化基本上不會影響輸出參考電壓的影響。但是隨著工作頻率的提高，由于電容耦合的原因導致輸出電壓在高頻時會受到Vdd的波動的影響，從而影響輸出電壓的穩定性。具體的電路設計中考慮了這一點，在電路中采用了自偏壓cascode結構的電流鏡，同時在輸出端接一對地濾波電容，輸出電壓的電源抑制特性就得到了很好的提高。

1．5 啟動電路

啟動電路也是帶隙基準源中一個重要的部分。如圖2中A部分所示，電路可能會出現零輸出的情況。因為放大器兩端的輸入都為零電平時，電路處于一種不工作狀態，因此需要一個啟動電路來打破這種平衡。圖中引入的啟動電路由Mp1～Mp6和Mn1～Mn4組成。其工作原理是由Mp1～Mp4，Mn1組成的反向器驅動Mn2和Mn3，使Mn2和Mn3導通，從而通過a點和b點間接給運算放大器的兩個差分輸入端提供偏置電壓，保證在系統加電的時候，輸入差分對不會關斷，當電路正常工作后，啟動電路關斷。

2 仿真結果

2．1 溫度特性

該電路的仿真基于Chartered 0．25 μm models。仿真軟件是T—SPICE，電源電壓為3．3 V，R3／R1的比值為2．306 6，這樣的結果在版圖設計中比較容易實現，可以采用單元電阻串連的形式，有利于減少因為版圖失配引起的誤差。單元電阻的W=3μm，L=10 μm，方塊電阻R=330 Ω，采用的第一層多晶實現。圖3所示的是輸出電壓溫度特性的仿真結果。 溫度在-20～70℃之間變化，輸出電壓溫度特性如圖3所示，它的溫度系數約為10 ppm／℃。因此，可以看出輸出電壓的溫度特性并不是一直都為零，而是在一個溫度范圍內為零，在其他溫度下為正值或者負值。這是由于基極一發射極電壓、集電極電流、失調電壓以及電阻隨溫度變化引起的。
[page]
2．2 電源抑制特性

圖4是在1 Hz到10 GHz的范圍進行掃描所得到的不同的電源抑制情況。低頻時抑制情況不太好，在-10 dB左右，還有待于提高；高頻抑制情況很好，基本穩定在-120 dB左右。與傳統電路相比，本文提出的這種電路可以用于在各種系統尤其是高頻系統中，這一點是傳統電路所無法比擬的。

2．3 噪聲特性

噪聲是影響帶隙基準源穩定性的主要因素之一。通常噪聲分為外部噪聲和內部噪聲。外部噪聲一般都由電源電壓的變化以及其他電路的干擾造成。內部噪聲主要包括熱噪聲和閃爍噪聲。閃爍噪聲的大小與頻率成反比，因而在低頻下主要為閃爍噪聲，而高頻下為熱噪聲，對于高頻的熱噪聲，可以在輸出端Vref處加一個RC低通濾波器解決掉，而低頻的來自耦合到電源的噪聲則是需考慮的，可以通過提高電源抑制比來減小。圖5為電路在輸出端和電源電壓處的噪聲特性，在輸出端低頻時噪聲為10．4 nv／Rt，高頻時噪聲幾乎為0 nv／Rt，性能很好。電源電壓處的噪聲為9．6nv／Rt左右。
2．4 電路其他參數

電路的其他方面的性能仿真結果如表1所示。表1的仿真結果是在電源電壓為3．3 V的條件的測得的。有效電流指的是在電路正常工作的情況下從電源到地之間的電流，關斷電流指的是在電路不工作的情況下從電源到地的漏電流。 3 結論

本文研究了一種在0．25 μm N阱CMOS工藝下采用一階溫度補償技術的CMOS帶隙基準電壓源。電路經過參數優化后用T-SPICE仿真結果為：在3．3 V電源電壓下的輸出的參考電壓為1．403 1 V，當溫度在-20～70℃之間變化時，電路的溫度系數達到了10x10-6／℃，室溫下電路的功耗為5．283 1 mW，電路低頻時的電源抑制比特性還不是很好，還有待于進一步的提高，高頻時的電源抑制比非常好，因此本電路可以廣泛應用于低功耗，低溫漂，高頻集成電路中。