本文接著上次的Why用超級(jí)結(jié)MOSFET時(shí)柵極會(huì)振蕩？如何解決？ 來(lái)繼續(xù)為大家講解如何調(diào)整PCB布局以降低超級(jí)結(jié)MOSFET輻射。
最大限度降低器件和印刷電路板(PCB)的寄生電感和電容是重要的設(shè)計(jì)考慮因素，可減少不希望的噪聲。要在不同應(yīng)用中驅(qū)動(dòng)快速開(kāi)關(guān)超級(jí)結(jié)MOSFET，必須對(duì)器件寄生效應(yīng)影響和PCB布局寄生效應(yīng)影響都了解。設(shè)計(jì)適合快速開(kāi)關(guān)超級(jí)結(jié)MOSFET的柵極驅(qū)動(dòng)電路時(shí)有許多因素需考慮。關(guān)于最大限度減少不必要的噪聲有幾項(xiàng)主要準(zhǔn)則。
在某些情況下，比如輸入電壓瞬變或短路，MOSFET所承受的高di/dt和dv/dt可能會(huì)導(dǎo)致開(kāi)關(guān)特性異常或器件損壞。圖1顯示的是關(guān)斷瞬態(tài)期間PFC電路中超級(jí)結(jié)MOSFET的振蕩波形。器件和電路板中的寄生元件毫無(wú)疑問(wèn)是引起不必要振蕩和噪聲的主要原因。在這種情況下，增大柵極電阻能夠抑制峰值漏源極電壓并防止由超級(jí)結(jié)MOSFET的引腳電感和寄生電容引起的柵極振蕩。而且還能在導(dǎo)通和關(guān)斷期間減緩電壓上升速率(dv/dt)和電流上升速率(di/dt)。不利的是，額外的外部柵極電阻也會(huì)影響MOSFET中的開(kāi)關(guān)損耗。隨著工作開(kāi)關(guān)頻率增大，控制開(kāi)關(guān)損耗就很重要了，因?yàn)槠骷仨氝_(dá)到目標(biāo)應(yīng)用所要求的最高效率。
圖1：使用超級(jí)結(jié)MOSFET的PFC電路的劇烈振蕩波形
[page]
避免振蕩的另一種重要方法是最大限度降低器件和電路板的電感。正確配置柵極驅(qū)動(dòng)電路對(duì)于操作MOSFET的同時(shí)最大限度減少不必要噪聲非常重要。有兩種柵極驅(qū)動(dòng)器可以考慮。(a)柵極驅(qū)動(dòng)電路最適合快速可變導(dǎo)通和關(guān)斷。盡管實(shí)施起來(lái)更為簡(jiǎn)單，但快速關(guān)斷瞬態(tài)和較大的柵極關(guān)斷環(huán)路仍可形成高di/dt，造成源極電感上的高壓降(Ldi/dt)會(huì)引起柵極振蕩。從而帶來(lái)一些副作用，比如出現(xiàn)電壓/電流尖峰或EMI性能惡化。另一種快速導(dǎo)通和快速關(guān)斷的柵極驅(qū)動(dòng)電路是(b)PNP晶體管關(guān)斷柵極驅(qū)動(dòng)電路。該更為有效的配置可最大限度降低較小柵極驅(qū)動(dòng)環(huán)路中的源極電感，而且仍能實(shí)現(xiàn)快速關(guān)斷。
圖2：柵極驅(qū)動(dòng)電路和布局
要實(shí)現(xiàn)平衡，重要的是要具有優(yōu)化的柵極驅(qū)動(dòng)電路，因?yàn)楣β蔒OSFET是柵極控制型器件。下列建議對(duì)于實(shí)現(xiàn)高效率（無(wú)電壓尖峰）和低電磁干擾（因快速開(kāi)關(guān)MOSFET產(chǎn)生）非常重要。
快速超級(jí)結(jié)MOSFET的布局準(zhǔn)則概要
●要實(shí)現(xiàn)超級(jí)結(jié)MOSFET的最佳性能，需要優(yōu)化的布局
●柵極驅(qū)動(dòng)器和Rg必須盡可能地靠近MOSFET柵極引腳。
●將電源GND 和柵極驅(qū)動(dòng)器GND分開(kāi)。
●最大限度降低PCB上的寄生電容Cgd和源極電感。
●對(duì)于并聯(lián)超級(jí)結(jié)MOSFET，必須采用對(duì)稱布局。
●通過(guò)增大Rg或使用鐵氧體磁珠減緩dv/dt和di/dt
相關(guān)閱讀：
如何調(diào)整PCB布局？降低超級(jí)結(jié)MOSFET輻射、提高效率
http://m.lvepin.com/emc-art/80022686
Why用超級(jí)結(jié)MOSFET時(shí)柵極會(huì)振蕩？如何解決？
http://m.lvepin.com/emc-art/80022700
