久久午夜影院,91精品国产调教在线观看,日韩午夜免费,伊人久久大香线蕉av不卡

但是通過對(duì)三個(gè)芯片的原理圖框圖分析，發(fā)現(xiàn)輸出反饋接回輸入端的位置不一樣。覺得ADI的LTC6101接入的做法才是負(fù)反饋，TI的INA168和Maxim的MAX4372是不是原理框圖畫錯(cuò)了，畢竟反饋接到了運(yùn)放的同相端，這樣子還是負(fù)反饋嗎？認(rèn)為這種接法是用了正反饋，工作起來是要振蕩的？

 

對(duì)于這個(gè)疑問，還去TI的論壇咨詢了一番。當(dāng)然，Datasheet中拼寫錯(cuò)誤是有的。但這個(gè)原理性的錯(cuò)誤，在Datasheet上面是不會(huì)弄錯(cuò)的，只是我沒有弄懂這個(gè)工作原理。對(duì)電路的實(shí)際連接方式?jīng)]有深入理解的。

 

 

負(fù)反饋是有判定方法的，并不是之前機(jī)械的記憶，反饋點(diǎn)連接到反相端才是負(fù)反饋電路。在這里和壇友一起分享下我的理解過程，其實(shí)兩種電路都是負(fù)反饋的，運(yùn)放的輸出級(jí)是接的不同晶體管，TI的INA168輸出級(jí)接的是NPN三極管，反饋信號(hào)是從NPN的集電極反饋到運(yùn)放的同相端V+，所以NPN三極管的集電極輸出相對(duì)基級(jí)輸入（運(yùn)放的輸出）已經(jīng)有了180°的反相。當(dāng)運(yùn)放輸出Vo電壓降低，Ib就會(huì)降低，Ic也會(huì)降低，這個(gè)時(shí)候集電極電壓Vc就會(huì)增加，運(yùn)放的同相端電壓V+就會(huì)增加，這個(gè)時(shí)候又會(huì)使得輸出Vo再次增加。

 

因此，運(yùn)放輸出的降低會(huì)導(dǎo)致Vo的再次增加，正是由于這個(gè)反相，信號(hào)是運(yùn)放的反相端輸入的話，需要將運(yùn)放同相端作為反饋點(diǎn)。

 

ADI的LTC6101的芯片的運(yùn)放輸出端是使用PMOS，從PMOS的源級(jí)反饋，因此PMOS的源極輸出相對(duì)柵級(jí)輸入（運(yùn)放的輸出）是同相位的，要實(shí)現(xiàn)負(fù)反饋的功能，需要將運(yùn)放反相端作為反饋點(diǎn)。

 

兩種原理框圖連接的電路是不同的，所以反饋點(diǎn)選用也是不一樣的。

 

雖然兩種結(jié)構(gòu)都是負(fù)反饋，但是實(shí)現(xiàn)功能的時(shí)候還是有些區(qū)別，比如下圖兩個(gè)電壓跟隨器的設(shè)計(jì)中，反饋點(diǎn)分別是同相端和反相端，但是圖1的輸出電壓明顯受到NPN的BE之間Vbe=0.6V的限制，輸入Vin=4V，輸出最大電壓Vo=Vin-Vbe=3.4V。如果Q1使用MOSFET替代，那么Vgs的控制電壓更大，一般Vgs有2V左右，將會(huì)導(dǎo)致輸出電壓更低。所以圖1的射級(jí)跟隨器的設(shè)計(jì)會(huì)導(dǎo)致輸出電壓達(dá)不到要求。

 

 

使用圖2的電路設(shè)計(jì)，輸出電壓就不受Vbe的影響，輸出電壓壓降就是Vce，即使使用MOSFET，也可以保證輸出電壓跟隨輸入電壓的。

 

由于圖1的使用輸出電壓受限到的劣勢，TI的芯片也漸漸的不使用這種結(jié)構(gòu)了，在其新的電流檢測芯片INA180，INA186就是使用差分輸入信號(hào)了。

 

電路看起來不復(fù)雜，要是僅僅是單純記住運(yùn)放的反饋點(diǎn)是反相端，這樣電路就會(huì)分析不下去。還是要結(jié)合實(shí)際電路做分析的。

 

這個(gè)帖子下午發(fā)了之后，有壇友私信說即使用PNP的接法，這個(gè)電路也是工作不起來的，震蕩的厲害。由于僅僅是對(duì)芯片的原理框圖不理解，才對(duì)相關(guān)電路進(jìn)行分析，沒有仿真看結(jié)果。趕緊仿真看了結(jié)果，輸出完全是不能看的。這個(gè)仿真輸出看樣子是正反饋震蕩嗎？之前的分析結(jié)果是錯(cuò)誤的嗎？

 

 

由于對(duì)LTSPICE仿真loopgain不熟悉，只能得到閉環(huán)增益曲線，對(duì)判定系統(tǒng)穩(wěn)定性沒有太多幫助。

 

 

重新使用TINA仿真查看環(huán)路的相位余量和增益余量，經(jīng)過仿真得知，在此電路下根本沒有相位余量的，系統(tǒng)肯定不穩(wěn)定的，所以反饋還是負(fù)反饋，但是由于環(huán)路余量不夠，所以引起震蕩的。

 

 

由于對(duì)環(huán)路穩(wěn)定性改進(jìn)水平有限，需要增加零極點(diǎn)來補(bǔ)償。嘗試加了兩個(gè)電容后，loopgain的相位余量有86°。

 

 

隨后使用LTSPICE進(jìn)行仿真，輸出基本跟隨輸入，有些許過沖，也能符合要求。但是對(duì)于INA168,LTC6101等芯片，這些環(huán)路穩(wěn)定性肯定考慮到了，外加電路也不會(huì)引起震蕩。至于如何才能讓系統(tǒng)更穩(wěn)定，大家可以發(fā)表看法來改進(jìn)的。

 

 

從一個(gè)芯片選型，讓我更加深入了解負(fù)反饋的應(yīng)用。負(fù)反饋書本介紹是說：使輸出起到與輸入相反的作用，使系統(tǒng)輸出與系統(tǒng)目標(biāo)的誤差減小，從而系統(tǒng)趨于穩(wěn)定。以后電路設(shè)計(jì)要根據(jù)電路特性分析，不能只記一個(gè)概念的。這樣才能靈活應(yīng)用電路，得到自己需要的數(shù)據(jù)。

 

附件有用到的LTspice和TINA的仿真電路，感興趣的也可以仿真看看的。