【導(dǎo)讀】很多的設(shè)計(jì)或者研究都是討論不同類型的ADC電源輸入或者驅(qū)動(dòng)方法。顯而易見的是，大家偏重的LDO并不是最佳的方案。介于系統(tǒng)限制因素以及性能要求，采用其他拓?fù)涓佑行А１疚木蛠硖接慏C-DC轉(zhuǎn)換器與ADC電源接口的關(guān)系。
圖1. 至ADC電源輸入 采用DC-DC轉(zhuǎn)換器和LDO驅(qū)動(dòng)ADC電源輸入
使用DC-DC轉(zhuǎn)換器時(shí)，重要的是需確保輸出LC濾波器經(jīng)適當(dāng)設(shè)計(jì)，滿足設(shè)計(jì)的電流要求以及DC-DC轉(zhuǎn)換器的開關(guān)頻率要求。 此外同樣重要的是，應(yīng)保持電流開關(guān)路徑上具有極短的電流返回環(huán)路，且環(huán)路緊密圍繞DC-DC轉(zhuǎn)換器。 這部分內(nèi)容我們將僅作概要討論，并討論ADC數(shù)字化數(shù)據(jù)的FFT期間出現(xiàn)的影響。首先，我們來看看功耗，就像之前的文章中中我們所做的那樣。 本例中，我們假定輸入采用5.0 V供電軌，并使用ADP2114 DC-DC轉(zhuǎn)換器和ADP1741 LDO。 可以下載該器件的ADIsimPower工具，來計(jì)算ADP2114的功耗。 該工具將幫助我們計(jì)算ADP2114的功耗，并生成原理圖與設(shè)計(jì)。 對于本例，我們將只討論此工具計(jì)算的功耗。
讓我們再次考慮AD9250;該器件所要求的總電流為395 mA，輸入電源電壓為5.5 V，輸出電壓為2.5 V，并在工具中選擇“功效最高”設(shè)計(jì)(見下文圖2)。
圖2. ADP2114/ADP2116 ADIsimPower Designer工具
功耗為37 mW。 這比之前我們所看的那個(gè)示例的功效要高多了! 這就是DC-DC轉(zhuǎn)換器引人入勝的原因之一。 結(jié)束本示例之際，讓我們來計(jì)算ADP1741的功耗;現(xiàn)在我們可以從ADP2114獲得2.5 V電源電壓。
[page]
這種情況下，ADP1741功耗為(2.5 V – 1.8 V) x 395mA = 276.5 mW。 這意味著最大結(jié)溫Tj將等于TA + Pd x θ ja = 85℃ + 276.5 mW x 42℃/W = 96.61℃;該數(shù)值大幅低于ADP1741的最大結(jié)溫額定值150℃。 相比前一個(gè)示例，本示例的工作條件要好得多。 那么結(jié)論是什么呢? 使用DC-DC轉(zhuǎn)換器時(shí)，必須考慮某些因素。 由于DC-DC轉(zhuǎn)換器是一個(gè)開關(guān)器件，因此需要考慮到開關(guān)瞬態(tài)會(huì)表現(xiàn)為ADC輸出頻譜中的雜散(如圖3所示)。
圖3. 帶開關(guān)雜散的數(shù)字化ADC數(shù)據(jù)FFT
這些開關(guān)雜散的開關(guān)位置取決于DC-DC轉(zhuǎn)換器的開關(guān)頻率以及ADC的輸入頻率。 開關(guān)雜散會(huì)與輸入信號(hào)相混合，而雜散會(huì)在fIN – fSW和fIN + fSW處產(chǎn)生。 好消息是，若設(shè)計(jì)得當(dāng)，可最大程度減小這些雜散的幅度;在很多情況下，雜散幅度可以減小至低于ADC頻譜中的諧波或其它雜散，因而可忽略。 ADIsimPower工具提供了原理圖以及布局布線建議，從而用戶可獲得最優(yōu)設(shè)計(jì)，最大程度降低DC-DC轉(zhuǎn)換器的開關(guān)動(dòng)作影響(參見圖4和圖5)。
圖4. ADP2114建議原理圖
圖5. ADP2114建議布局布線
