調試數字硬件設計可能壓力大、耗時長，但我們有辦法來緩解壓力。
工程設計項目中最令人振奮的時刻之一就是第一次將硬件移到實驗室準備開始集成測試的時候。開發過程中的這個階段通常需要很長時間，也會對所有的項目工程師造成很大的壓力。不過，現有的工具和方法能減輕壓力，幫助推進項目進展。
讓我們來看一下，如何在將設計推進到更高層面的過程中最大限度地減少可能發生的任何問題，以及如何快速順利地通過調試階段。
從第一天起就要設想如何進行測試？
所有工程師都知道，隨著開發進程的推進，修改問題的成本也會相應增加。一旦設計方案最終定型并投產，再修改引腳輸出錯誤的成本必然高于早期設計評估時修改的成本。此外，在測試與集成方面也同樣存在成本問題，越早考慮硬件、FPGA、系統等的測試問題并編寫測試規范，就越便于工程設計團隊考慮到必要的測試點、連接和功能性。測試的目的是確保能推出可滿足用戶具體要求的安全系統。因此，我們必須確保測試能體現所有要求，而功能測試則要求應能實現流程傳遞并可跟蹤設計要求（即每個測試均應滿足其所對應的需求）。
此外，對設計驗證模型進行編輯也是一種非常好的做法，能詳細說明測試每項功能要求的方法，如具體的測試、分析或讀取方法（條件是在另一個項目上較早明確或測試了相關要求）。文檔（圖1）可能還涉及哪些測試需用于設計驗證，以及哪些用于生產運行。在項目階段早期即完成上述文檔，可確保系統設計團隊和測試設備的設計團隊獲得明確的基本方法。
但是，在進行功能性測試之前，設計工程師還必須確保底層硬件的正確性。他們通常需要包含電源、性能和硬件基本驗證等內容的硬件級測試規范，而硬件基本驗證需在功能測試之前進行。
明確需要何種測試設備以及什么樣的性能非常重要，例如需要分析信號發生器和邏輯分析器是否能提供足夠的存儲深度和工作頻率？此外，還需明確是否需要更專業化的測試設備，如任意波形生成器、高穩定性頻率參考等。
設計階段應包括的內容
在硬件的設計過程中，或許應包括幾項設計特性和功能，以使電路板的測試能夠更方便。相關要求可能比較簡單，也可能較有深度。
最簡單也是最常見的測試規定是在所有電壓源上放置測試點，這避免了探詢焊接點時造成損壞的可能性。不過，還有一種比較好的辦法，是讓連接接地（0V）返回的焊盤靠近電壓測試點，從而簡化測試工作。若采用高值電阻來保護這個測試點，就能限制測試中意外短路情況下的電流。我們也可考慮給這些焊盤添加測試引腳，使其連接到可隨后在生產運行期間記錄結果的自動測試系統上。
此外，監控時鐘和復位輸出的功能至關重要。因此，在復位線路上放置測試點不矢為一種好辦法。另外，還應確保正確端接不使用的時鐘緩沖器并添加測試點，從而便于對時鐘進行探詢。此外還可考慮添加測試端口，通過信號發生器、邏輯分析儀或其他測試工具來實現信號的注入和提取。
為了幫助原型設計達到功耗要求，如果可能，通常比較好的做法是在電壓調整器的輸出端串聯低值電阻（10毫歐、100毫歐等），以便精確測量電源軌上的電流。
眾多FPGA器件也都能提供采用溫度二極管監控芯片溫度的方法。需要想辦法為二極管提供恒定電流。測定芯片溫度有助于我們確保結溫不超出額定值。要確保所有組件都適當就位，明確是否符合設計方案的要求，特別是如果只有一個上拉或下拉電阻應就位并選擇配置模式時更是如此。
檢查完印刷電路板上的各組件之后，下一步就是首次給電路板加電。對于任何工程師來說，這都是非常緊張的時刻。但是，在設計階段（測試點、電流感測電阻等）編制的測試規定將在這時發揮很大的協助作用。第一步是確保負載點和其他穩壓器的功率輸出不發生短路返回。您可能會在帶載器件（具有高電流要求）的電源軌上發現低阻抗，不過阻抗應大于1歐姆。
對于業界率先實現的同類型設計（即新產品首次進行實際構建）而言，我們或許應該制定更深入的設計決策，例如將電源與下游電子器件進行分離處理。這樣，我們就能確保電源和上電順序都能正常工作，從而避免下游組件的應力過大或損壞。更詳盡的前端設計階段有助于測試工作的例子還有一個，那就是確保JTAG端口除了在系統中對所有FPGA或處理器進行編程之外還能有更多用處，例如通過邊界掃描測試來進行初始的硬件驗證等。邊界掃描測試對在測試階段早期減少硬件設計風險非常有用，同時也要求對設計方案進行優化，以確保最大限度地覆蓋邊界掃描器件。
[page]
明確硬件特性
系統第一次到達實驗室時，您要做的第一件事情就是確定硬件底層模塊是否適合做進一步的測試。相關檢查包括模塊的初步通電測試，這是個緊張的過程。剛拿到模塊，您希望確保其準確投產，能夠成功實現首次通電啟動。第一步就是確保所有的組件都各就其位，引腳“1”正確定位，而且任何帶極性的組件都準確放置。設計中通常可能包含眾多無需檢查定位的組件，例如那些適合不同版本或不同構建選項的組件。
如果您確定所有電源軌都沒有短路，那么下一步就該加電了。初次加電時，我傾向于采用分兩個階段進行的方案。第一個階段是采用低電壓（0.5V）和低電流，以確保不錯過信號層或電壓軌之間的任何短路情況；第二個階段是用正確的工作電壓在設定的電流限值內加電，看看是否獲得預期電流（不要忘了突入電流問題）。
成功給設計方案加電后，下一步就是確定電源上電的排序、復位以及時鐘是否能按設想的工作。切記，要確保復位時長超過所有時鐘，并在釋放之前處于穩定狀態。明確硬件特性的下一步就是確保能通過JTAG鏈看到硬件，這使我們不僅能對FPGA編程，而且還能執行邊界掃描測試。邊界掃描測試能幫助我們快速測試器件之間的互連，通過測試存儲器可確保其正常工作，如開發回環接插件也可回轉輸入輸出。JTAG和邊界掃描測試可在進一步詳細的測試之前消除設計風險。
如果您的設計在硬件和FPGA層面上都很復雜，那么簡化版的RTL將有助于測試開發板以及FPGA和外設（圖2）之間的接口。對高速接口設計而言，更是如此。我們可結合采用優化的RTL和賽靈思 ChipScope?工具來捕獲數據，以及預載了數據模式的Block BRAM來發揮激勵作用。這種方法對采用ADC和DAC連接FPGA的情況尤其有用。在此情況下，您應發揮FPGA的可再編程特性來最大限度地進行設計開發，實現ADC和DAC的參數測試，比如噪聲/功率比、無雜散動態范圍和有效比特位數（effective-number-of-bit）計算等。
此外，您還應該充分利用FPGA提供的資源，尤其是賽靈思System Monitor和XADC，非常有利于監控芯片上的電壓軌，進而還能有助于驗證在設計階段所執行的電源完整性分析。此外，上述技術還能方便地報告芯片溫度，這對環境測試以及芯片溫度的功耗關聯等都有幫助。
多數情況下，簡化RTL設計并采用FPGA提供的資源對精確定位未按預期工作的區域都有極大的幫助。
遇到問題怎么辦？
在一步步推進測試計劃的過程中，您可能會遇到一兩個問題，如未能實現預期的功能，或在功能方面無法滿足所需的性能水平。不要擔心，我們能通過許多調查方法來確定問題根源和所需的糾正措施。
在上述情況下，不要急于馬上做出修改。首先，要重新檢查設計方案，特別是原理圖和數據手冊等設計信息。如果問題與FPGA有關，則應檢查引腳約束文件是否適合設計需要，因為有可能文件與設計不同步。
如果一時找不出什么明顯錯誤，則不妨發揮一下互聯網的優勢，去網上看看其他工程師是否也遇到過跟您同樣的問題。網上有很多論壇，您可在那里向其他設計人員提問。Programmable Planet和賽靈思論壇都可為基于FPGA的設計提供廣泛的支持。
說到底，硬件調試是工程設計中極富挑戰，但又極具收獲的組成部分。若在設計早期階段即考慮到測試問題，并在設計中包含測試所需的各元素，就能顯著簡化調試工作。采用ChipScope、System Monitor和XADC等所有可用的資源來調試系統，外加合理利用傳統測試設備，我們就能成功完成開發工作。
圖2：這里的優化代碼是從連接輸出的簡單DAC接口到已知狀態的代碼片段，能夠生成Fs/2的正弦波。此類代碼的標準版可能有數百行的長度。
相關閱讀：
電磁兼容設計及測試技術分析
http://m.lvepin.com/emc-art/80022187
一種實用精確的電纜測試電路設計
http://m.lvepin.com/connect-art/80021760
高壓作業必備，如何做好數字隔離器的浪涌測試？
http://m.lvepin.com/cp-art/80021570
