【導(dǎo)讀】串行器可以連接并控制攝像頭IC，ADI的這類器件包括MAX9257 (帶有半雙工UART/I2C控制通道)、MAX9259和MAX9263 (兩款均帶有全雙工同步控制通道)，MAX9263還支持寬帶數(shù)字內(nèi)容保護(HDCP)。本應(yīng)用筆記介紹如何將攝像頭的RGB或YUV輸出轉(zhuǎn)換成標準顯示器接受的RGB數(shù)據(jù)。
串行器可以連接并控制攝像頭IC，ADI的這類器件包括MAX9257 (帶有半雙工UART/I2C控制通道)、MAX9259和MAX9263 (兩款均帶有全雙工同步控制通道)，MAX9263還支持寬帶數(shù)字內(nèi)容保護(HDCP)。本應(yīng)用筆記介紹如何將攝像頭的RGB或YUV輸出轉(zhuǎn)換成標準顯示器接受的RGB數(shù)據(jù)。
CMOS攝像頭傳感器包括數(shù)百萬光敏單元，每個單元可響應(yīng)整個波長的光信號。利用濾光膜使特定傳感器僅響應(yīng)紅光、綠光或藍光信號。相鄰的光敏單元通常以拜耳結(jié)構(gòu)的濾色規(guī)律排列，綠色濾色片的數(shù)量是紅色或藍色濾色片數(shù)量的兩倍。這種方式用于模擬人眼的感光特性。從左至右、從上至下讀取傳感器單元輸出，原始的RGB數(shù)據(jù)序列為藍、綠...藍、綠 (首行末尾)，綠、紅...綠、紅(第二行末尾)，依次類推，如圖1所示。
圖1. 原始RGB數(shù)據(jù)排列
圖2. RGB數(shù)據(jù)排列
然而，這種RGB數(shù)據(jù)的內(nèi)插算法使得數(shù)據(jù)速率增至三倍。為了降低數(shù)據(jù)速率，尤其是需要圖像傳輸?shù)膱龊希刹捎肶UV彩色空間(將模擬彩色電視信號壓縮到模擬黑白電視的頻帶)。在下式中，亮度以Y表示，藍色和亮度之間的色差以U表示，紅色和亮度之間的色差以V表示，
式中，典型的色彩加權(quán)為：WR = 0.299，WB = 0.114，WG = 1 - WR - WB = 0.587，歸一化值為UMAX，VMAX = 0.615。
對于采用拜耳濾色鏡的攝像頭傳感器，相鄰像素的U或V數(shù)據(jù)大致相同，取決于行索引i和像素索引j (如果采用的規(guī)則為相鄰顏色)。利用本指南，可根據(jù)下式利用RGB數(shù)據(jù)直接生成YUV數(shù)據(jù)。
偶數(shù)行索引i和偶數(shù)像素索引j。
偶數(shù)行索引i和偶數(shù)像素索引j。
對于奇數(shù)行索引i和偶數(shù)像素索引j。
對于奇數(shù)行索引i和偶數(shù)像素索引j。
偶數(shù)行索引i和偶數(shù)像素索引j。
偶數(shù)行索引i和偶數(shù)像素索引j。
對于奇數(shù)行索引i和偶數(shù)像素索引j。
對于奇數(shù)行索引i和偶數(shù)像素索引j。
偶數(shù)行索引i和偶數(shù)像素索引j。
>偶數(shù)行索引i和偶數(shù)像素索引j。
為了降低數(shù)據(jù)速率，利用偶數(shù)像素索引的U數(shù)據(jù)和奇數(shù)像素索引的V數(shù)據(jù)，以及偶數(shù)和奇數(shù)像素索引的Y數(shù)據(jù)。壓縮后的YUV數(shù)據(jù)按照圖3所示排列發(fā)送，即：Y1、U0和V1為像素1的數(shù)據(jù)；Y2、U2和V1為像素2的數(shù)據(jù)等。
圖3. YUV422數(shù)據(jù)排列
422表示Y:U:V的采樣比，4:x:x標準為早期彩色NTSC標準，按照4:1:1色度再次采樣，所以，圖像的色彩分辨率僅為亮度分辨率的四分之一。目前，只有處理非壓縮信號的高端設(shè)備才會采用4:4:4彩色再采樣，亮度和彩色信息的分辨率完全相同。
為匹配MAX9268解串器攝像鏈路的輸出接口，并行RGB數(shù)據(jù)應(yīng)按照以下信號圖映射。圖4所示為MAX9268并行位與其攝像鏈路輸出之間的映射，圖5所示為相機鏈路的RGB數(shù)據(jù)映射。表1所示為MAX9259串行器的對應(yīng)內(nèi)容映射。
圖4. MAX9268內(nèi)部并行至輸出映射
圖5. 攝像鏈路內(nèi)容映射
表1. MAX9259串行器RGB內(nèi)容位映射
FPGA芯片可將壓縮(降低數(shù)據(jù)速率)后的攝像頭數(shù)據(jù)YUV轉(zhuǎn)換成RGB數(shù)據(jù)，用于MAX9259串行器。采用8位定點運算時，色彩空間轉(zhuǎn)換的公式如下，式2和式3中，Dn和En的n為偶數(shù)。
Cn = Yn - 16
Dn = Dn + 1 = Un - 128
En = En + 1 = Vn + 1 - 128
Rn = clip((298 × Cn + 409 × En + 128) >> 8)
Gn = clip((298 × Cn - 100 × Dn - 208 × En + 128) >> 8)
Bn = clip((298 × Cn × 516 × Dn + 128) >> 8)
式中，>> 8表示“向右移8位”，clip表示“只取最低8位”。
輸入緩沖
輸入緩沖電路包括計數(shù)器、三個寄存器和組合邏輯，將單字節(jié)時鐘輸入轉(zhuǎn)換成三字節(jié)時鐘輸出，輸出時鐘速率為輸入的一半。組合邏輯僅用于分別使能Y、U和V字節(jié)的對應(yīng)寄存器。
圖6. 輸入緩沖電路
時鐘開關(guān)
FPGA輸出像素時鐘速率為攝像頭像素時鐘的一半，用于驅(qū)動串行器像素時鐘輸入。但是，攝像頭在初始化之前不會輸出像素時鐘。解決方案是在FPGA內(nèi)部采用2:1時鐘復(fù)用器(mux)和時鐘信號檢測器，mux由時鐘信號檢測器控制。上電時，mux的默認時鐘來自攝像頭的時鐘振蕩器，使SerDes芯片組提供啟動攝像頭的控制通道。時鐘信號檢測器對場同步信號脈沖進行計數(shù)，經(jīng)過幾個場同步脈沖后，mux切換到攝像頭像素時鐘速率的一半。采用高清攝像頭傳感器時，例如OV10630，每個場同步周期包含100k以上的像素時鐘。幾個場同步周期足以使攝像頭的鎖相環(huán)(PLL)達到穩(wěn)定。場同步計數(shù)比像素時鐘計數(shù)的效率高得多，并可節(jié)省FPGA邏輯單元的資源。
中間緩沖
以上提及的YUV至RGB彩色轉(zhuǎn)換已用于Actel? ProASIC3 A3PN125Z FPGA，圖7所示為實現(xiàn)這一FPGA的原理圖。
圖7. YUV至RGB轉(zhuǎn)換器的FPGA實現(xiàn)
應(yīng)用電路
廠家提供的攝像頭芯片可能位于PCB子板，圖8所示為攝像頭子板模塊的功能框圖。輸入包括電源、PWR和晶振時鐘(XCLK)。輸出信號包含并行數(shù)據(jù)位(D0..D9)、I2C總線(SDA、SCL)、視頻同步(HREF、VSYNC)和像素時鐘(PCLK)。
圖8. 攝像頭模塊功能框圖
圖9所示為應(yīng)用電路的FPGA和串行器芯片的原理圖。電路通過兩對雙絞線組成的串行電纜供電，一對用于傳輸串行信號，另一對用于供電。獨立的LDO電源IC用于串行器和FPGA器件。攝像頭模塊采用旁路電容，自帶LDO電源芯片，進一步降低潛在干擾。FPGA和串行器之間的數(shù)據(jù)鏈路采用阻尼電阻。
圖9a. 應(yīng)用電路的FPGA部分
圖9b. 應(yīng)用電路的串行器部分
MAX9259也能夠直接連接至攝像頭傳感器，例如OV10630，以構(gòu)建更小的攝像頭。彩色空間轉(zhuǎn)換FPGA可置于解串器之后。由于這種應(yīng)用需要攝像鏈路輸出，可直接由MAX9268驅(qū)動，所以彩色轉(zhuǎn)換FPGA置于攝像頭傳感器和串行器(MAX9259)之間。
視頻采集示例
圖10所示攝像頭應(yīng)用電路也是利用這些攝像頭電路搭建的。
圖10. 攝像頭應(yīng)用電路
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
“國產(chǎn)芯片”瑞森半導(dǎo)體（REASUNOS）將亮相2023慕尼黑上海電子展
